（原标题：替代SRAM，新取舍！）

要是您但愿不错时时碰面，接待标星保藏哦~

几十年来，超快且易失性的SRAM一直被用作高性能谋略架构中的镶嵌式缓存，它位于多级（L1、L2、L3……）分层系统中极度皆集处理器的位置。它的作用是存储常用数据和辅导以便快速检索，其中 L1 是整个缓存中最快的。SRAM 位密度延伸速率如故放缓一段时候了，位单位越来越多地受到待机功率问题的困扰。

自旋轨谈扭矩 (SOT：spin-orbit torque) MRAM 内存处治决策具有多项上风，举例待机功耗低、GHz 级切换或写入速率、可忽略不计的显露、险些无穷的耐用性、高可靠性和可延伸性。出于这些原因，业界越来越多地将SOT-MRAM视为镶嵌式临了一级缓存内存附近中 SRAM 的有出息的替代品。

SOT-MRAM 存储开垦的基本构造块是磁正直结 (MTJ)，它由夹在两个铁磁层 (CoFeB 基) 之间的薄介电层 (MgO) 构成。其中一个铁磁层具有固定 (或固定) 磁化，而另一层具有沿 z 轴开脱旋转的磁化。铁磁层的磁化场所不错垂直于或平行于层平面，分又名为垂直 MTJ 和平面内 MTJ。

通过在 MTJ 中施加电流并测量结的正直磁阻 (TMR)，不错读出SOT-MRAM 存储器位单位。TMR 不错是高或低，具体取决于开脱层和固定层的磁化相对场所（即平行 (1) 或反向平行 (0)）。

图 1 ：MRAM TMR 读取操作的一般旨趣（上绿色 = 固定层，下绿色 = 开脱层；蓝色 = MgO 电介质层；i = 读取电流）。

通过将自旋极化电流注入 MTJ，通过自旋轨谈相互作用切换开脱层的磁化，不错写入存储单位。电流注入发生在 MTJ 下方的横向位置，通过相邻的 SOT 层（或 SOT 轨谈）——时时是钨等重金属。因此，读取和写入旅途是分手的，以确保可靠的操作。恰是在这种写入操作中，SOT-MRAM不同于 STT-MRAM，后者是另一种 MRAM 类型，其中写入电流垂直注入 MTJ。在 STT-MRAM 写入操作时代，大批电流穿过 MgO 障蔽。

起初进的 SOT-MRAM

比年来，存储器社区在开发 SOT-MRAM 技艺方面取得了要紧进展。Imec也通过冲破性的矫正为这一朝上作念出了孝敬。继 VLSI 2018 初度公开发布后， imec施展了渐进式翻新，以处治缓存附近谈路上的要津挑战。

到目下为止，起初进的 SOT-MRAM 单个器件的开关速率已在 300 毫米晶圆上得到演示。遴荐垂直 MTJ 磁化被觉得是提高微缩后劲的迫切一步。

此外，通过在写入操作时代排斥对外部磁场的需求，SOT-MRAM 的技艺就绪水平也得到了擢升。需要这么的磁场来确保细目性的磁化切换。莫得外部磁场会导致写入操作不能靠，写入告捷率为 50%。

从制造的角度来看，在产物层面上，使用外部磁场操作存储开垦是不能行的。因此，开发无场 SOT-MRAM 开垦技艺大势所趋。

Imec 通过将平面内磁性层行为 SOT 轨谈的一部分，展示了一种无场切换形态。该磁性层引起的平面内场取代了外部磁场的作用，增强了该技艺的本色适用性。

他们还建议了一些处治决策来缩短与切换开脱层磁化所需的高注入电流干系的动态功耗。在 IEDM 2022 上，imec 展示了一种在写入操作时代使用电压门扶助的形态，从而缩短了切换的能量势垒。电压门扶助形态还不错减少位单位面积，使其对高密度 SRAM 应工具有勾引力。

通过缩放 SOT 轨谈的尺寸，不错进一步改善开关能量。在传统的 SOT-MRAM 探讨中，底层 SOT 轨谈占用的面积大于本色 MTJ 柱占用面积，以提供满盈的裕度来进行访佛工艺规则。但这会导致能量销耗，因为部分注入电流会流到 MTJ 区域除外。

在 IEDM 2023 上，imec 展示了不错将 SOT-MRAM 开垦延伸到极限，使 SOT 轨谈和 MTJ 柱具有可比的占用面积：这是已毕大位单位密度的里程碑。关于这些单个开垦，展示了低于每位 100 飞焦耳的开关能量和超越 10 15 次编程/擦除周期的耐用性。

SOT-MRAM的下一步

固然如故已毕了切换速率和永久性等要津规格，但从头探讨材料堆栈带来了进一步优化性能和可靠性参数的契机，举例保留率、BEOL 兼容性、对外部磁影响的鲁棒性和写入相当率 (WER)。WER 是一个要津的可靠性问题，指的是施加写入电流时铁磁开脱层不切换的概率。

此外，固然磋议责任东要伙同在器件矫正上，但已毕工业附近的要津一步是大限制SOT-MRAM 器件的大阵列集成。在这些阵列演示器中，好多存储位单位当今不竭到底层电路，该电路包含提供读写探听并将电流和电压传入和传出位单位的晶体管。

器件矫正和阵列集成都将使该技艺更接近执行全国的规格。处治整个这些问题时时触及在不同参数之间进行量度。

imec 最近在 2024 VLSI 和 IEDM 上展示的责任要点是通过集成优化和材料及器件从头探讨尽可能地矫正它们——由模拟救济。这项责任缅想如下。

在 IEDM 2024 上，imec 建议了一种用于 MTJ 的翻新复合开脱层，从而不错更可靠地切换 SOT-MRAM 开垦。这种新式开脱层堆栈由合成反铁磁 (SAF) 结构制成，即两个铁磁层通过 Ru 层反铁磁耦合。然后，该系统与传统的 CoFeB 层集成在一皆，用于 TMR 读出。这种新式堆栈允许孤独优化 TMR（关于读取操作至关迫切）和 SOT 切换操作（为进一步提高写入操作的斥逐提供了道路）。

图 2 – （左）传统 MTJ 堆栈暗意图，以及（右）具有基于 SAF 的开脱层 (FM1/Ru/FM2) 的 MTJ 堆栈暗意图。SAF 结构的顶部开脱磁性层 FM2 与 CoFeB/MgO 铁磁耦合，以便使用 TMR 电读出 SAF（如 IEDM 2024 中所述）。

遴荐这种复合开脱层的 SOT-MRAM 器件发扬出更好的 WER ，初度达到 10 -6的主义规格。与遴荐传统开脱层的器件比较，数据保留率从 ?~50 提高到 ~90。在读出方面， TMR不错进一步扩大，而不会影响 SOT 开关行径。此外，复合开脱层可承受高达 400°C 的温度，同期保捏其磁性，使其与 BEOL 处理兼容。SAF 开脱层还使 SOT-MRAM 器件对外部磁扰动的明锐度缩短。

在这项责任中，imec 磋议东谈主员使用微磁模拟来素养材料堆叠探讨，从而获取最优斥逐。模拟和实验的结合关于鼓舞 SOT-MRAM 技艺至关迫切。

图 3 – 具有基于 SAF 的开脱层的 SOT-MRAM 器件的 TEM 横截面图像

MRAM 开垦的操作皆备由电规则，但外部磁场很容易破碎开垦性能。这一可靠性问题激发了行家范围内对磁场抗扰度的更浅显侦察。该磋议旨在更好地了解其中的机制，并素养 MRAM 探讨以矫正保护。此外，正在制定与附近干系的轨范，以截至 MRAM 对磁场的鲁棒性，指定在何种磁场强度下存储的数据仍受保护。

在 IEDM 2024 上，imec 提供了第一个实考据据，标明外部磁场的强度和场所都会对 MRAM 器件的主动写入磁抗扰度产生负面影响，发扬为WER 的恶化。这项磋议是在 STT-MRAM 器件上进行的，但主要论断预测也适用于 SOT-MRAM 器件。实验包括以各式角度将外部磁场（4 到 40mT 之间）施加到垂直 MTJ 堆栈并测量对 WER 的影响。在特定的外部磁场角度下，在低至 10mT 的场下如故不雅察到写入可靠性的权贵缩短。

实验斥逐不错告捷地与早期的表面发现干系起来。这些视力将匡助探讨东谈主员开发出在本色附近中不易受到角度干系 WER 恶化影响的 MTJ 堆栈。

剩下的一步是解说将优化的 SOT-MRAM 器件与逻辑电路一皆集成到大型阵列中的可行性。在 VLSI 2024 上，imec 初度展示了一个功能阵列，该阵列可行为表征各式 SOT-MRAM 设立的平台，这些设立已被解说在开垦级别来源精湛。该阵列用途更浅显，因为它还可用于表征 STT-MRAM 。

图 4 – SOT CMOS 阵列图像

举例，Imec 已使用阵列来表征通过减小 SOT 轨谈尺寸而将其尺寸削弱到极限的 SOT-MRAM 器件。如上所述，这些器件在器件级来源精湛，自大出开关能量和永久性的改善 。器件集成工艺经由国法在酿成 MTJ 柱之后对 SOT 轨谈进行图案化。在尺寸极其轻细的器件中，SOT 轨谈宽度减小到柱子的直径，柱子的侧壁很容易在一语气的 SOT 图案化设施中败露和损坏。Imec 的磋议东谈主员建议了一种新颖的集成处治决策来处治该问题。他们标明，使用 SiN 和 AlO x对 MTJ 柱进行双重封装，不错在 SOT 模块工艺设施时代保护结构，而不会影响要津性能参数，举例阵列级的读取窗口。

图 5 – 垂直 SOT-MRAM 集成的工艺经由，遴荐双 SiN + AlO x封装

将 MRAM 器件集成到大型阵列中会增多复杂性：整个这些数千致使数百万个位单位必须对外围电路中长入操作的晶体管作念出换取的反应。Imec 目下正在探索使这些器件更不易变的旋钮。

图 6 – 基线（玄色）和极点缩放（红色）SOT-MRAM 开垦的 SEM 顶视图和 TEM

论断

SOT-MRAM 器件已被细目为在末级缓存附近中替代 SRAM 的潜在候选器件。Imec 处治了一些剩余的挑战，使该技艺更接近本色规格。MTJ 材料堆栈的从头探讨使器件级切换愈加可靠，况且对外部磁场的影响具有更大的鲁棒性。磁抗扰度的补充磋议揭示了怎样保护器件免受外部磁场影响的有效视力。临了，功能阵列的演示为工业附近之路缔造了里程碑。

https://www.imec-int.com/en/articles/bringing-sot-mram-technology-closer-last-level-cache-memory-specifications

半导体极品公众号推选

专注半导体鸿沟更多原创内容

眷注行家半导体产业动向与趋势

*免责声明：本文由作家原创。著作内容系作家个东谈主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或救济，要是有任何异议，接待干系半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第3982期内容，接待眷注。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

心爱咱们的内容就点“在看”共享给小伙伴哦体育游戏app平台